본문 바로가기

분류 전체보기

[PADS Layout 3D Tip] 부품 3D Step File 구하기 [PADS Layout 3D Tip] 부품 3D Step File 구하기 PADS는 3D 설계도 가능하다. 2D footprint에 3D model을 얹으면 완성된 보드의 실물처럼 볼 수 있다. PADS에서는 step 파일을 비롯한 여러 파일 포맷을 지원한다. 부품 3D 모델을 다운 받을 수 있는 사이트를 소개한다. 1. SnapEDA - www.snapeda.com SnapEDA 는 3D 모델과 2D Footprint, 회로 Symbol 까지도 다운 가능하다. 3D 모델은 step 파일로 다운 받을 수 있고, Footprint와 Symbol은 대부분의 전자캐드 Tool 형식에 맞춰 제공한다. 로그인 필요. 2. Ultra Librarian - www.ultralibrarian.com Ultra Libr..
궁금한게 있으면 여기로 - PCB 설계 커뮤니티들 궁금한게 있으면 여기로 - PCB 설계관련 커뮤니티들 1. 당근이의 AVR 갖고 놀기 - https://cafe.naver.com/carroty 네이버 카페 카페 이름은 AVR 이지만 PCB 설계/아트웍에 대해서 질문과 답을 할 수 있다. 다양한 분야의 능력자들이 모이는 곳이라 폭넓은 정보를 얻을 수 있다. 2. 한국PCB설계자모임 - http://www.pcb.pe.kr PADS, Allegro, Altium, Mentor, Zuken 등 Tool별로 질문&답변 할 수 있는 곳. 과거에는 활발한 질문/답변이 있었으나 2021년 지금은 이용자수가 줄었다. 3. 마이컴박스 - www.micombox.com MCU관련 사이트이지만 PCB설계 관련해서도 질문 가능. 2021년 현재 이용빈도는 적은 듯하다. 4..
21세기에 왜 예수? 21세기 최첨단의 시대를 살고 있는데왜 과거 예수님을 알아야 하는거야? 예수님은 인류의 구원자로 이 땅에 태어 오셨다.그럼 왜 구원자로 오셨으며 그런 예수님을 우리가 왜 알아야 할까? 예수님에 대해서는 성경에 자세히 기록되어 있다.그렇다면 성경은 사실일까?성경은 번역에 대한 일부 오류가 있다 하더라도전체적인 맥락에서 봤을 때 그 메세지에 주목할 필요가 있다고 본다. 예수님은 하나님의 아들이다.하나님은 약 2000년 전 예수님을 인간의 몸으로 이 땅에 오게 하셨다.왜?바로 인간의 죄 때문인다.안다. '내가 죄인이라고?' 라고 인정하기 싫다는 것을. 나도 그랬으니까.그럼 인간이 왜 죄인이지? 하나님은 이 세상을 창조하셨다. 여기서부터가 시작이다.빛, 하늘, 땅, 해, 달, 별, 우주, 물, 식물, 동물 그리..
PM8805 - IEEE 802.3bt PoE-PD interface with embedded dual active bridge PM8805 - IEEE 802.3bt PoE-PD interface with embedded dual active bridge STMicroelectronics Description PM8805는 PoE(Power over Ethernet) 전원 공급 장치(PD)의 스마트 전원 공급을 위한 시스템 인 패키지이며 최대 99.9W의 전력 수준에 적용 할 수 있습니다. 여기에는 2개의 액티브 브리지와 구동 회로, 하이 사이드 MOSFET을 구동하기 위한 차지 펌프, 핫 스왑 MOSFET 및 IEEE 802.3bt를 준수하는 인터페이스가 포함되어 있습니다. 장치는 물리 계층 분류를 수행하여 성공적인 PSE 유형 식별 표시를 제공합니다. 4 쌍 PSE가 식별되고 정보는 Tx 신호의 전용 매트릭스에서 사용할 수 ..
쉽게 배우는 DDR4(DIMM) PCB 설계(10) - 배선 관련 마무리 Easy DDR4(DIMM) PCB Design(10) - Routing Conclusion 지금까지 알아본 신호 배선 관련 내용들을 아래 그림 하나로 대략 정리해 보았다. DDR4 DIMM PCB 설계에 참고가 되길 바란다. 추가사항: 지금까지는 자일링스의 UG583 가이드를 참고하여 특정 보드를 기준으로 알아본 것이다. 실제로는 설계하려는 보드에 따라 DDR4 DIMM 회로 net 종류나 임피던스, 배선 길이 등이 조금씩 다를 수 있다. 그러니 PCB 설계자는 회로 설계자와 긴밀히 협의하며 진행해야 한다. . . 마무리 PCB 설계자에게 DDR 설계는 하나의 도전 과제이기도 하다. 복잡한데다 많기까지한 신호선들, 관리해야 할 임피던스, 길이매칭, 이격거리 준수 등. DDR2, DDR3, DDR4 그리..
쉽게 배우는 DDR4(DIMM) PCB 설계(9) - 배선 이격 거리 Easy DDR4(DIMM) PCB Design(9) - Trace Spacing 배선간 이격 거리를 알아보자. 배선 간격이 너무 좁으면 신호 간섭을 일으켜 회로 동작이 잘 안될 수 있다. 적절한 이격거리를 지켜 배선을 해야한다. 이격 거리 역시 UG583 가이드 문서에 나와 있다. 아래 그림들은 계속 봐오던 표다. 1. Clock 과 다른 신호 이격거리 Clock 에서 Address/Command/Control 이격거리는 Breakout 구간 : 0.2032mm , Main 구간 : 0.508mm Clock 에서 다른 신호 그룹(Data 등) 이격거리는 Breakout 구간 : 0.2032mm , Main 구간 : 0.762mm 2. Address/Command/Control 신호간 이격거리와 다른 신..
쉽게 배우는 DDR4(DIMM) PCB 설계(8) - 배선 예시 Easy DDR4(DIMM) PCB Design(8) - Signal Routing Example FPGA에서 우측 DIMM 소켓으로 DDR4 신호가 어떻게 배선이 되었는지 살펴보겠다. PCB 설계 Tool에서 캡쳐한 그림으로 확인해보자. 보드는 총 18층으로 이루어져 있다. 3층 배선. 3층엔 2개의 Data Byte Group이 배선 되어 있다. Data Byte Group은 DQ 8가닥, DQS 2pair로 이루어져 있다. 5층 배선. 5층은 Clock과 Address로 배선되어 있다. 중간의 Differential 배선이 Clock(ck_t, ck_c) 신호이고 그 주변에 여러개의 Single 라인들이 Address 신호들이다. Address 신호는 가능한 아래쪽 층(Layer)에 배선하고 Dat..
쉽게 배우는 DDR4(DIMM) PCB 설계(7) - 배선 길이 오차범위, 배선층 Easy DDR4(DIMM) PCB Design(7) - Skew Constraints  각 신호끼리는 허용되는 길이 차이가 있다. 자세한 내용을 알아보자. 아래 표를 슥 봐두자. 위 표에 나온 것 처럼각 그룹간에, 그리고 Differential 신호간에 허용되는 길이 범위가 있다. 젤 위에 Data(=DQ) 와 DQS 간 허용 오차는 ±58mil 이다. mm로는 ±1.4732mm 이다.예를들어 만약 DQS가 100mm라면 DQ는 98.5268mm~101.4732mm 길이로 배선해야 한다는 뜻이다.이 범위를 벗어나면 동작에 오류가 날 수 있기 때문에 이와 같은 길이 차이를 정해 놓았다. 보기 쉽게 위 표를 그림으로 나타내 보았다.  Clock은 두 가닥 신호인 ck_t와 ck_c 배선 길이가 ±0.304..

티스토리툴바