PCB 설계/PCB설계-DDR4(DIMM) 설계 썸네일형 리스트형 쉽게 배우는 DDR4(DIMM) PCB 설계(10) - 배선 관련 마무리 Easy DDR4(DIMM) PCB Design(10) - Routing Conclusion 지금까지 알아본 신호 배선 관련 내용들을 아래 그림 하나로 대략 정리해 보았다. DDR4 DIMM PCB 설계에 참고가 되길 바란다. 추가사항: 지금까지는 자일링스의 UG583 가이드를 참고하여 특정 보드를 기준으로 알아본 것이다. 실제로는 설계하려는 보드에 따라 DDR4 DIMM 회로 net 종류나 임피던스, 배선 길이 등이 조금씩 다를 수 있다. 그러니 PCB 설계자는 회로 설계자와 긴밀히 협의하며 진행해야 한다. . . 마무리 PCB 설계자에게 DDR 설계는 하나의 도전 과제이기도 하다. 복잡한데다 많기까지한 신호선들, 관리해야 할 임피던스, 길이매칭, 이격거리 준수 등. DDR2, DDR3, DDR4 그리.. 쉽게 배우는 DDR4(DIMM) PCB 설계(9) - 배선 이격 거리 Easy DDR4(DIMM) PCB Design(9) - Trace Spacing 배선간 이격 거리를 알아보자. 배선 간격이 너무 좁으면 신호 간섭을 일으켜 회로 동작이 잘 안될 수 있다. 적절한 이격거리를 지켜 배선을 해야한다. 이격 거리 역시 UG583 가이드 문서에 나와 있다. 아래 그림들은 계속 봐오던 표다. 1. Clock 과 다른 신호 이격거리 Clock 에서 Address/Command/Control 이격거리는 Breakout 구간 : 0.2032mm , Main 구간 : 0.508mm Clock 에서 다른 신호 그룹(Data 등) 이격거리는 Breakout 구간 : 0.2032mm , Main 구간 : 0.762mm 2. Address/Command/Control 신호간 이격거리와 다른 신.. 쉽게 배우는 DDR4(DIMM) PCB 설계(8) - 배선 예시 Easy DDR4(DIMM) PCB Design(8) - Signal Routing Example FPGA에서 우측 DIMM 소켓으로 DDR4 신호가 어떻게 배선이 되었는지 살펴보겠다. PCB 설계 Tool에서 캡쳐한 그림으로 확인해보자. 보드는 총 18층으로 이루어져 있다. 3층 배선. 3층엔 2개의 Data Byte Group이 배선 되어 있다. Data Byte Group은 DQ 8가닥, DQS 2pair로 이루어져 있다. 5층 배선. 5층은 Clock과 Address로 배선되어 있다. 중간의 Differential 배선이 Clock(ck_t, ck_c) 신호이고 그 주변에 여러개의 Single 라인들이 Address 신호들이다. Address 신호는 가능한 아래쪽 층(Layer)에 배선하고 Dat.. 쉽게 배우는 DDR4(DIMM) PCB 설계(7) - 배선 길이 오차범위, 배선층 Easy DDR4(DIMM) PCB Design(7) - Skew Constraints 각 신호끼리는 허용되는 길이 차이가 있다. 자세한 내용을 알아보자. 아래 표를 슥 봐두자. 위 표에 나온 것 처럼 각 그룹간에, 그리고 Differential 신호간에 허용되는 길이 범위가 있다. 젤 위에 Data(=DQ) 와 DQS 간 허용 오차는 ±58mil 이다. mm로는 ±1.4732mm 이다. 예를들어 만약 DQS가 100mm라면 DQ는 98.5268mm~101.4732mm 길이로 배선해야 한다는 뜻이다. 이 범위를 벗어나면 동작에 오류가 날 수 있기 때문에 이와 같은 길이 차이를 정해 놓았다. 보기 쉽게 위 표를 그림으로 나타내 보았다. Clock은 두 가닥 신호인 ck_t와 ck_c 배선 길이가 ±0.30.. 쉽게 배우는 DDR4(DIMM) PCB 설계(6) - 배선 최대/최소 길이 Easy DDR4(DIMM) PCB Design(6) - Trace Length 이번 시간에는 신호선들의 배선 최대/최소 길이를 알아보자. 1. Clock 배선 최대/최소 길이 위 표와 같이 Clock 신호의 배선 길이는 Breakout 구간 : 0~1.5 inch , Main 구간 : 0~4 inch 이다. mm로 변경하면, Breakout 구간 : 0~38.1 mm , Main 구간 : 0~101.6 mm 위 표는 Clock 신호 임피던스를 찾아 볼 때 봤던 표이다. Trace Length 위위칸을 보면 임피던스 항목이 보인다. 데이타시트의 표를 처음 볼 때 어렵지 계속 보다보면 보기 쉬워진다. 다음으로 Address/Command/Control 배선 길이를 알아보자. 2. Address/Comman.. 쉽게 배우는 DDR4(DIMM) PCB 설계(5) - 배선폭 Easy DDR4(DIMM) PCB Design(5) - Trace Width 신호선의 배선폭(width)을 결정해보자. 배선폭은 PCB 제작업체를 통해 받는다. 몇가지 사항만 결정해서 제작업체에 전달해 주면 제작업체에서 데이타를 뽑아 준다. 이 글에서 설명하는 설계 관련된 업무 구조는 이렇다. - 회로 설계 - PCB 설계 - PCB 제작 - 부품 조립 이렇게 분야가 나뉘어 있고, PCB설계 중심으로 설명한다. 계속 이어서, 배선폭을 결정하기 위해 미리 정해놔야 할 것이 있다. 1. 신호 임피던스 2. PCB 적층구조 3. PCB 두께 4. PCB 재질 5. PCB 제작업체 1. 신호 임피던스 신호 임피던스는 지난 시간에 정리해 보았다. 2. PCB 적층 구조 PCB 적층 구조는 배선할 신호 양과 전원.. 쉽게 배우는 DDR4(DIMM) PCB 설계(4) - 신호 임피던스 Easy DDR4(DIMM) PCB Design(4) - Signal Impedance 각 신호선들의 배선 굵기(폭)을 결정하기 위한 임피던스를 확인해보자. 1. Clock 신호 임피던스 Clock 신호는 Differential 신호로서 ck_t, ck_c 두 가닥으로 이루어져 있다. _t는 positive(+) 이고 _c는 negative(-) 이다. 위 그림에서 보는 것처럼 두 신호선이 한 쌍으로 나란히 배선이 된다. 임피던스를 확인해 보자. Clock 신호에 대한 임피던스를 보면, Differential로 86옴, 66옴 두 가지로 나와 있다. 86옴 구간은 Breakout 구간으로 FPGA 쪽의 via들을 빠져나오는 좁디 좁은 구간이다. 66옴 구간은 Main 구간으로 FPGA를 빠져나온 광활한?.. 쉽게 배우는 DDR4(DIMM) PCB 설계(3) - 신호 그룹 Easy DDR4(DIMM) PCB Design(3) - Signals DDR4의 신호선을 더 알아보자. 참고할 데이타시트는 칩 제조회사인 자일링스(Xilinx)의 UG583 문서다. 다운링크 : UG583 또는 구글 검색. 자일링스에서 만드는 Kintex, Virtex, Zynq 등 칩들 중, Ultrascale 이라고 울트라한 스케일의 칩들이 있다. 이 Ultrascale에 대한 PCB 설계 가이드라인 문서가 UG583이다. UG583 데이타시트를 참고하여 PCB에 적용된 내용들을 하나씩 알아보자. DDR4 신호선들을 보자. 영어인데다 종류도 많지만 당황하지 말고 슥 봐 두자. 어지럽다. 요약하자. 표와는 살짝 다르지만 PCB 설계를 위해서는 크게 세가지로 분류할 수 있다. 1. Clock 2. Ad.. 이전 1 2 다음
