PCB 설계/PCB설계-DDR4 설계 썸네일형 리스트형 Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(7) Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(7) DDR4 PCB 설계 요약. 마무리. 정리. 1. DDR4 신호는 몇 가지 그룹으로 나뉘고, 배선 길이를 맞추어야 하는 그룹은 크게 2가지로 나뉜다. -Data -Adress,Command,Control,Clock 2. 배선 길이는 Topology에 따라 다르다. Fly-by Topology일 경우 배선 길이는 아래와 같다. -Data : 1~4 inch ( = 25.4~101.6 mm) -Adress,Command,Control,Clock -- 메인IC ~ DDR메모리#1 : 1~4 inch( = 25.4~101.6 mm) -- DDR메모리 ~ DDR메모리 : 0.35~0.75 inch( = 8.89~19.05 m.. Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(6) Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(6) DDR4의 PCB 배선 두께는 어떻게 결정해야 하는지 알아보자. KCU105 Evaluation 보드의 PCB 파일을 보면 임피던스 데이타가 있다. 총 층 수는 16층이다. 두께는 1.6T (=1.6mm). 빨간색 부분이 Single 라인 임피던스 데이타이고, 파란색 부분이 Differential 라인 임피던스 데이타이다. 임피던스를 맞춰주는 이유는 신호를 정확하게 전달하기 위해서다. 예를들어, 전화통화 할 때 나는 "사랑해~" 라고 말했는데 중간에 선이 이상해져서 듣는 사람이 "사망해~" 라고 들으면 대화가 이상해진다. PCB 임피던스는 PCB 설계자나 회로 설계자가 직접 맞출 수도 있겠지만 PCB 제작 업체에 임.. Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(5) Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(5) DDR4 메모리의 배선 길이는 얼마로 해야 하는지 알아보자. PCB 설계 파일에서 뽑아 낸 net 길이를 다시 확인해 보면 http://unininu.tistory.com/26 . . 배선되어 있는 Data 라인의 길이는 최소 31.95mm 에서 최대 64.35mm 이다. 그렇다면 Datasheet에서 설명하는 Data 라인의 길이는 얼마인지 보자. 약 1.0~4.0 inches 니까 mm로 바꾸면, 25.40~101.60 mm 이다. 정리하면, PCB 설계 길이 : 31.95 ~ 64.35 mm Datasheet 길이 : 25.40 ~ 101.60 mm KCU105 Evaluation 보드의 DDR4 Data 배선.. Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(4) Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(4) DDR4 메모리의 전원층에 대해 알아보자. DDR4 메모리 부품 이름은 MICRON사의 EDY4016AABG-DR-F-D 이다. 데이타시트를 다운 받아서 어떤 전원이 쓰이는 지 확인해 보자. 구글링 : EDY4016AABG-DR-F-D 제조사 링크 : https://www.micron.com/resource-details/5a6630ef-7182-4c35-85d3-3a61cc797c24 데이타시트 캡쳐 필요한 전압은 VDD, VDDQ, VPP, VREFCA 이렇게 네 가지다. VDD와 VDDQ는 모두 같은 1.2V를 넣어주면 되고, VPP는 2.5V를 넣어주면 되고, VREFCA는 VDD 전압의 절반인 0.6V를 저.. Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(3) Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(3) KCU105 Evaluation Kit의 PCB 파일에서 DDR4에 연결된 신호선들의 정보를 하나하나 다 뽑아냈다. 이 정보를 통해 DDR4에 필요한 신호선들에는 무엇이 있고, 또 어떻게 배선이 되어 있는지 알아보려 한다. 알레그로 PCB Editor 뷰어로 Net 속성을 확인해 보았다. net 이름 길이 mil 길이 mm 그룹 주요배선층 Member of Diff Pair DDR4_DM0 2506.80 63.67 DDR4_DATA_BYTE0 5 DDR4_DQ0 2533.30 64.35 DDR4_DATA_BYTE0 5 DDR4_DQ1 2428.34 61.68 DDR4_DATA_BYTE0 5 DDR4_DQ2 2477... Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(2) Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(2) KCU105 Evaluation Kit의 PCB 내부를 탐험해보자. (FPGA-DDR4 부분) 좌/우 버튼을 클릭하면 층별로 어떤 모양으로 배선이 되었는지 확인해 볼 수 있다. 층수 : 16층. 두께 : 1.6T (=1.6mm) 재질 : Megtron4 Layer 별로 정리하면 1층 : Top - 부품들이 납땜이 된다. 2층 : Ground 배선. 3층 : Signal 배선. 4층 : Ground 배선. 5층 : Signal 배선. 6층 : Ground 배선. 7층 : Signal 배선. 8층 : Ground 배선. 9층 : Power 배선. 10층 : Power 배선. 11층 : Ground 배선. 12층 : Si.. Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(1) Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(1) 아래 사진은 Xilinx 라는 회사의 Kintex UltraScale FPGA KCU105 Evaluation Kit 이다. 링크 : https://www.xilinx.com/products/boards-and-kits/kcu105.html#hardware 중앙에 큰 칩이 XCKU04-2FFVA1156E 이름의 FPGA이고, 그 오른쪽에 DDR4 가 네 개 붙어있다. 확대. 보통 FPGA 같은 메인 칩이 있고, 그 옆에 DDR 메모리가 붙어 있는 구조다. DDR 메모리는 1개나 2개가 붙을 수 도 있고, 사진처럼 4개가 붙을 수 도 있다. 필요에 따라 달라짐. 그리고 PC처럼 슬롯에 끼우는 방식도 있다. . . 이 .. 이전 1 다음
