TLV07 - OpAmp

TLV07 - Texas Instruments

Description

TLV07 소자는 TI의 레이저 트림 연산 증폭기 기술을 사용하여 제조 된 36V, 단일 전원, 저잡음, 정밀 연산 증폭기 (연산 증폭기)입니다. 각 증폭기의 입력 오프셋 전압은 100uV (최대)의 낮은 오프셋 전압을 얻기 위해 제작 시 트림 됩니다.
TLV07은 rail-to-rail 출력, 낮은 오프셋 전압 (± 100μV, 최대) 및 1MHz 대역폭을 포함하여 탁월한 DC 정밀도 및 AC 성능을 제공한다. TLV07은 최대 200pF의 용량 성 부하로 G=1에서 안정적입니다. 입력은 네거티브 레일 아래 100mV 및 포지티브 레일의 2V 내에서 작동 할 수 있습니다. 120dB의 높은 CMRR과 결합 된 이 넓은 입력 전압 범위는 비 반전 구성에서 작동 할 때 TLV07을 적합하게 만듭니다.
TLV07 연산 증폭기는 -40 ° C ~ + 125 ° C에서 동작합니다.

Layout Guidelines

장치의 최상의 작동 성능을 위해서는 다음과 같은 우수한 인쇄 회로 기판 (PCB) 레이아웃 방법을 사용하십시오.
• 노이즈는 전체 회로의 전원 핀과 연산 증폭기 자체를 통해 아날로그 회로로 전파 될 수 있습니다. 바이패스 커패시터는 아날로그 회로에 국지적으로 낮은 임피던스 전원을 제공함으로써 결합 된 잡음을 감소시킵니다.
- 각각의 전원 핀과 접지 사이에 가능한 한 디바이스에 가깝게 배치 된 낮은 ESR, 0.1μF 세라믹 바이 패스 커패시터를 연결합니다. V +에서 접지까지 단일 바이 패스 커패시터는 단일 전원 애플리케이션에 적용 할 수 있습니다.
• 회로의 아날로그 및 디지털 부분에 대한 접지를 분리하는 것이 노이즈 억제의 가장 간단하고 효과적인 방법 중 하나입니다. 다층 PCB의 하나 이상의 레이어는 대개 접지면에 사용됩니다. 접지면은 열을 분산시키고 EMI 노이즈 픽업을 줄여줍니다. 접지 전류의 흐름에 주의하면서 디지털 및 아날로그 접지를 물리적으로 분리하십시오.
• 기생 커플 링을 줄이려면 입력 트레이스를 공급 또는 출력 트레이스에서 가능한 멀리 실행하십시오. 이러한 흔적을 분리하여 보관할 수 없는 경우 민감한 추적을 수직으로 교차하는 것이 노이즈가 많은 경로와 평행을 이루는 것보다 훨씬 낫습니다.
• 가능한 한 외부 장치를 장치에 가깝게 배치하십시오. 그림 38과 같이 RF 및 RG를 반전 입력에 가깝게 유지하면 기생 커패시턴스가 최소화됩니다.
• 입력 트레이스의 길이를 가능한 한 짧게 유지하십시오. 입력 트레이스는 회로의 가장 민감한 부분이라는 것을 항상 기억하십시오.
• 중요한 트레이스 주변에서 구동되는 낮은 임피던스 가드 링을 고려하십시오. 가드 링은 전위가 다른 근처의 트레이스에서 누설 전류를 크게 줄일 수 있습니다.