TPS51206 - DDR Termination Regulator

TPS51206 - Texas Instruments

Description

TPS51206은 VTTREF 버퍼링 된 기준 출력을 갖춘 싱크 및 소스 DDR (double date rate) 터미네이션 레귤레이터입니다. 공간이 주요 고려 사항 인 저전압, 저비용, 외부 부품 수가 적은 시스템을 위해 특별히 설계되었습니다. TPS51206은 빠른 과도 응답을 유지하며 1 x 10-μF의 세라믹 출력 커패시턴스 만 필요로 합니다. TPS51206은 원격 감지 기능과 DDR2, DDR3 및 저전력 DDR3 (DDR3L) 및 DDR4 VTT 버스에 대한 모든 전력 요구 사항을 지원합니다. VTT 전류 용량은 ±2-A 피크 입니다. 이 장치는 모든 DDR 전원 상태를 지원하여 VTT를 S3 상태의 하이-Z (RAM 일시 중단)로 설정하고 S4 또는 S5 상태 (디스크 일시 중단)의 VTT 및 VTTREF 방전을 지원합니다.
TPS51206은 10 핀, 2x2, SON (DSQ) PowerPAD ™ 패키지로 제공되며 -40°C ~ 85°C 범위에서 동작합니다.

Layout Guidelines

TPS51206 레이아웃 설계를 시작하기 전에 다음을 고려하십시오.
• VLDOIN의 입력 바이 패스 커패시터는 가능한 짧고 럽게 연결하여 단자에 가깝게 배치해야 합니다.
• 추가 ESR 및 / 또는 ESL 트레이스 인덕턴스를 피하기 위해 VTT 용 출력 커패시터를 짧은 연결 및 넓은 연결로 터미널 (VTT 및 PGND)에 가깝게 배치해야 합니다.
• VTTSNS는 VTT 출력 커패시터의 양극 노드에 고전류 VTT 전원 트레이스와 별도의 트레이스로 연결해야 합니다. 또한, VTTSNS 트레이스는 고전류 트레이스로부터 멀리 떨어져 있어야 하며, 별도 레이어에서 트레이스를 권장합니다. 이 구성은 추가 ESR 및 / 또는 ESL을 피하기 위해 강력히 권장됩니다. 부하 지점의 전압을 감지해야 하는 경우 그 지점에서 출력 커패시터를 연결하는 것이 좋습니다. 또한 GND 핀과 VTT 커패시터 사이의 접지 트레이스의 추가 ESR 및 / 또는 ESL을 최소화하는 것이 좋습니다.
• GND 핀 (및 VTTREF 출력 커패시터의 네거티브 노드)과 PGND 핀 (및 VTT 출력 커패시터의 네거티브 노드)은 내부 시스템 접지 플레인에 연결되어야 합니다. (더 나은 결과를 위해서 적어도 두 개의 내부 접지 플레인 )에 여러 개의 비아가 있습니다. 가능한 한 많은 비아를 사용하여 GND 핀 또는 PGND 핀과 시스템 접지 플레인 사이의 임피던스를 줄이십시오.
• 패키지에서 열을 효과적으로 제거하려면 열처리 장소를 올바르게 준비하십시오. 솔더를 패키지 열 패드에 직접 바르십시오. 부품의 넓은 흔적과 열전 사판에 연결된 측면 구리는 열을 발산하는 데 도움이 됩니다. 열 랜드에서 내부 / 솔더 측면 접지 플레인으로 연결되는 직경 0.33 mm의 수많은 비아도 소산을 돕기 위해 사용해야 합니다. 자세한 레이아웃 권장 사항은 TPS51206-EVM 사용 설명서를 참조하십시오.