DC/DC 컨버터 설계의 일반적인 실수와 해결법(VIII)

DC/DC 컨버터 설계의 일반적인 실수와 해결법

 

Pradeep Shenoy and Anthony Fagnani

 

TEXAS INSTRUMENTS

 

*** 이 글은 구글 번역기를 돌린 것으로 원본은 정상이지만 번역상엔 오류가 가득할 수 있음 ***

 

 

 

 

VIII. POOR PCB COMPONENT

 

스위칭 전원 변환기는 인쇄 회로 기판 (PCB)에 배치하기 매우 쉽습니다. 때때로 간단한 레이아웃 실수로 큰 문제가 발생할 수 있습니다. 예를 들어, 그림 28에 표시된 변환기 설계를 고려하십시오.

 

 

컨버터의 VIN 및 GND 단자 근처에는 입력 디커플링 커패시터가 없으므로 그림 29와 같이 컨버터의 스위치 노드는 큰 링잉을 나타냅니다. 스위치 노드는 입력 전압보다 약 10V 이상 강하게 울립니다. 이로 인해 컨버터에 추가적인 스트레스가 발생하고 전력 손실이 증가하며 EMI가 증가하고 전력 MOSFET 및 기타 내부 회로가 손상 될 수 있습니다.

 

 

입력 디커플링 커패시터가 컨버터 바로 옆에 배치되면 스위치 노드의 링잉이 감소됩니다. 그림 30에 배치 예가 나와 있습니다. 10μF, 1206 크기의 커패시터와 0.1μF, 0603 크기의 커패시터가 병렬로 연결되어 있으며 컨버터 입력에 인접해 있습니다.

 

 

 

이 입력 커패시터 배치를 갖는 스위치 노드 파형이 그림 31에 나와있습니다. 알 수 있듯이 스위치 노드는 입력 전압보다 약 5V 강합니다. 이는 입력 커패시터와 직렬로 기생 인덕턴스가 적기 때문에 이전 레이아웃과 비교해 현저히 감소한 것입니다.

 

 

세 번째 레이아웃이 그림 32에 나와있습니다. 이 경우 IC의 양면에 입력 커패시터가 채워집니다. 이 컨버터는이 레이아웃 접근 방식을 가능하게하는 IC의 양면에 VIN과 GND 핀을 가지고있습니다 [3].

 

 

이 레이아웃과 관련된 스위치 노드 파형이 그림 33에 나와 있습니다. 스위치 노드 신호음은 입력 전압보다 약 2V 낮아집니다. 이 감소 된 링잉은 기생 인덕턴스를 제한하는 효과적인 입력 디커플링 커패시터 배치에 기인합니다.

 

 

변환기 레이아웃을 따르기 위한 몇 가지 일반적인 지침이 있습니다. 스위칭 루프 영역을 최소화하는 것이 중요합니다. 이는 그림 34의 분홍색 상자에 강조 표시되어 있습니다. 빡빡한 레이아웃은 기생 요소를 줄이고 효율을 향상 시키며 시스템에 미치는 노이즈 장애의 영향을 제한합니다. 접지면을 통한 전류 복귀 경로를 최적화하려면 특별한 주의가 필요합니다. 이러한 복귀 경로를 가능한 짧고 넓게 만드십시오. EMI를 줄이기 위해 대형 스위치 노드를 사용하지 마십시오. 피드백이나 보상과 같은 민감한 아날로그 핀/트레이스를 스위치 노드나 부트 스트랩 커패시터와 같은 잡음이 많은 스위칭 핀/트레이스로부터 멀리하십시오. 스위칭 노드의 슬루율을 낮추기 위해 스너버 회로 또는 부트 저항을 추가 할 수 있지만 이러한 방법은 전력 손실을 증가시키는 경향이있습니다 [9][10].