DC/DC 컨버터 설계의 일반적인 실수와 해결법(V)

DC/DC 컨버터 설계의 일반적인 실수와 해결법

 

Pradeep Shenoy and Anthony Fagnani

 

TEXAS INSTRUMENTS

 

*** 이 글은 구글 번역기를 돌린 것으로 원본은 정상이지만 번역상엔 오류가 가득할 수 있음 ***

 

 

 

 

V. INSUFFICIENT CAPACITANCE

 

커패시터 선택의 실수로 문제가 발생할 수 있습니다. 예를 들어, 그림 12의 출력 전압 리플을 살펴보십시오. 출력 전압 측정은 큰 부하 단계 증가에 대한 컨버터의 응답을 보여줍니다. 예상대로 출력 전압은 처음에는 떨어지지 만 빠르게 회복됩니다. 그림 12의 잠재적으로 바람직하지 않은 측면은 과도 현상 이후의 출력 전압에서의 진동입니다. 때때로 이러한 진동은 제어 루프에서 낮은 위상 마진으로 해석됩니다. 이 진동의 실제 원인은 무엇입니까?

 

 

그림 13은 진동이 발생하는 이유를 보여줍니다. 컨버터의 입력 전압은 부하 단계 (수백 mV 정도)로 인해 큰 편차를 갖습니다. 대부분의 경우, 컨버터는 이러한 입력 섭동을 거부하고 출력을 단지 몇 mV 방해합니다.

 

 

이 상황은 EVM(Converter Evaluation Module)을 테스트 할 때 자주 발생합니다. 컨버터에 대한 입력 전원이 입력 커패시턴스로 적절히 바이 패스되지 않거나 벤치 전원 공급 장치 리드가 길면 그림 13과 같은 입력 장애로 인해 피 시험 기기의 성능에 대한 부정확한 결과가 발생할 수 있습니다. 한 가지 가능한 솔루션은 섭동을 피하기 위해 벌크 입력 디커플링 커패시터를 EVM의 입력에 연결하는 것입니다. 벌크 디커플링 커패시터로 부하 단계에 대한 응답이 그림 14에 나와있다.이 경우 부하 과도 응답은 컨버터의 입력 또는 출력에서 진동없이 깨끗합니다.

 

 

 

불충분 한 입력 디커플링으로 발생할 수 있는 또 다른 문제점은 그림 15에 나와 있습니다. 이 경우 컨버터는 부하 승압이 발생할 때 최소 입력 전압에 가깝게 작동합니다. 입력 전압 파형은 더 낮은 DC 전압에서 발생한다는 점을 제외하면 그림 13에 표시된 파형과 유사합니다. 부하 스텝 업 후에 입력 전압은 입력 저전압 록 아웃(UVLO) 레벨 미만으로 낮아져 컨버터가 꺼집니다. 출력 전압은 입력 전압에 대한 섭동으로 인해 붕괴됩니다. 일단 입력 전압이 회복되면 컨버터가 다시 시작되고 출력이 다시 규정으로 돌아옵니다.

 

 

입력 및 출력 커패시터에 대해 고려해야 할 몇 가지 설계 지침이 있습니다. 충분한 입출력 디커플링 커패시턴스를 보장해야 합니다. 컨버터 데이터시트의 애플리케이션 섹션에 있는 설계 방정식이 도움이 될 수 있습니다. 일반적으로 "최악의 시나리오"는 대규모 부하 과도 현상을 위해 설계되어야 합니다. 커패시턴스는 정상 상태 리플 및 제어 루프 대역폭에도 영향을 미칩니다 [7] [8].
커패시터의 기생 저항 및 인덕턴스를 고려하는 것이 중요합니다. 예를 들어, 등가 직렬 저항 (ESR) 세라믹 출력 콘덴서가 낮은 컨버터를 설계하지 말고 나중에 더 높은 ESR 커패시터로 교체하십시오. 이는 그림 16과 같이 낮은 위상 마진과 잠재적 불안정성을 유발할 수 있습니다. 이 시뮬레이션은 고정 출력 커패시턴스를 가지며 ESR은 3mΩ에서 30mΩ까지 다양합니다. 많은 콘덴서의 ESR은 온도에 따라 극적으로 변화하고 제어 루프 역학을 변화시킬 수 있습니다. 예를 들어, 알루미늄 전해 커패시터는 그림 16에서와 같이 상온에서 저온까지 ESR이 10 배 증가 할 수 있습니다. 커패시터의 RMS 전류를 측정하고 자가 발열로 인한 온도 상승을 확인하는 것이 좋습니다.