LMS3655-Q1, LMS3635-Q1 - Step-Down Converter

LMS3655-Q1, LMS3635-Q1 - Texas Instruments

Description

LMS3635-Q1 및 LMS3655-Q1 동기식 벅 레귤레이터는 3.3V, 5V의 출력 전압 또는 1V ~ 15V의 조정 가능한 출력을 제공하는 고성능 애플리케이션에 최적화되어 있습니다. PWM 및 PFM 모드 간의 원활한 전환은 낮은 무부하 전류는 모든 부하에서 높은 효율과 우수한 과도 응답을 보장합니다.

첨단 고속 회로는 LMS3655-Q1이 400kHz의 고정 주파수에서 3.3V의 출력으로 24V의 입력을 조절할 수 있도록 하며 동시에 5.5A의 지속적인 부하 전류를 가능하게 합니다. 혁신적인 주파수 폴드 백 아키텍처는 이 소자가 단 3.5V의 입력 전압으로 3.3V 출력을 레귤레이트 할 수 있습니다. 입력 전압은 최대 36V까지, 과도 허용 오차는 최대 42V까지 가능하며 입력 서지 보호 설계가 용이합니다.

필터링 기능과 지연 기능이 내장 된 오픈 드레인 리셋 출력은 시스템 상태를 정확하게 나타냅니다. 이 기능은 추가 감시 구성 요소에 대한 요구 사항을 무효화하여 비용 및 보드 공간을 절약합니다.

Layout Guidelines

DC-DC 컨버터의 PCB 레이아웃은 애플리케이션의 최적 성능을 위해 매우 중요합니다. 벅 컨버터의 경우 입력 커패시터와 전원 접지로 형성된 입력 루프는 매우 중요합니다. 입력 루프는 기생 루프 인덕턴스와 반응 할 때보다 큰 과도 전압을 발생시키는 빠른 과도 전류를 전달합니다. 이 IC는 병렬로 IN1과 IN2의 두 입력 루프를 사용하여 그림 53과 같이 기생 입력 인덕턴스를 절반으로 줄입니다. 최소 입력 루프 영역을 얻기 위해 두 개의 작은 고주파 커패시터 CIN1과 CIN2가 가능한 한 가깝게 배치됩니다.

인덕턴스를 줄이려면 입력 전류 리턴 경로를 루프 IN1과 IN2 아래에 배치해야 합니다. 가장 가까운 금속면은 MID1 Layer2이며 IN1 및 IN2 루프 바로 아래에 솔리드 구리 평면이있어 기생 루프 인덕턴스가 최소화됩니다. 이 MID1 Layer2 평면을 GND에 연결하면 GND1과 GND2 사이에도 훌륭한 브리지 연결이 제공됩니다. 기생 입력 루프 인덕턴스를 최소화하면 스위치 노드 울림 및 EMI를 최소화 할 수 있습니다.

출력 전류 루프는 2 개의 세라믹 출력 캡 (COUT1 및 COUT2)을 각 측면에 하나씩 사용하여 최적화 할 수 있습니다. 이들은 COUT1에서 로우 사이드 FET PGND1 핀 5, 6, 7, 8까지의 두 개의 병렬 접지 리턴 경로 OUT1과 COUT2에서 로우 사이드 FET PGND2 핀 10, 11, 12 로의 제 2 대칭 접지 리턴 경로 OUT2를 형성합니다. 두 개의 평행 한 그라운드 리턴 경로를 갖는 것은 주변의 회로의 감도 감소 및 접지 바운싱을 감소시킨다.

열을 방출하기 위해 적절한 열 경로를 제공하는 것은 전체 전류에서 작동하는 데 중요합니다. 방열을 위해 권장되는 방법은 IC의 열을 TOP Layer1 구리면 위로 전달하는 전원 핀 VIN1, VIN2, GND1 및 GND2에 잘 연결된 큰 솔리드 2 온스 구리면을 사용하는 것입니다. 열이 IC 근처에 갇히지 않도록 가능한 한 TOP 레이어 1 구리 평면을 깨지지 않게 남겨 두는 것이 중요합니다. 열 흐름은 TOP Layer1 평면과 큰 BOTTOM Layer 4 2-oz 구리 평면을 비아로 열적으로 연결하여 더욱 최적화 할 수 있습니다. MID2 Layer3는 다른 모든 신호 라우팅을 위해 열려 있습니다. 모든 중단이나 접지 분리가 없는 완전히 채워지거나 단단한 BOTTOM Layer4 접지 판은 EMI에도 도움이 됩니다. 낮은 EMI에 가장 중요한 요소는 가능한 가장 작은 스위치 노드 구리 영역을 사용하는 것입니다. CBOOT 캡을 포함한 스위치 노드는 공통 모드 노이즈 커플 링을 유발하는 가장 큰 dV / dt 신호를 갖다. 스위치 노드 주위에 어떤 종류의 접지 된 쉴드를 사용하면이 전자장이 짧아지고 줄어 듭니다.

이 모든 DC-DC 컨버터 설명은 레이아웃 가이드 라인으로 변형 될 수있다.
1. 스위치 노드 울림을 최소화하려면 0.047μF, 50V 고주파 입력 커패시터 CIN1과 CIN2를 가능한 한 VIN1, VIN2, PGND1, PGND2 핀에 가깝게 배치하십시오.

2. VCC 및 BIAS를위한 바이 패스 커패시터를 각각의 핀에 가깝게 배치하십시오. PGND에 연결하기 전에 AGND 핀이 먼저 CVCC 및 CBIAS 커패시터를 인식하는지 확인하십시오.
3. 가장 작은 기생 루프로 CBOOT 커패시터를 배치하십시오. CBOOT 커패시터와 스위치 노드의 차폐는 공통 모드 노이즈를 줄이는 데 가장 큰 영향을 미칩니다. CBOOT에 직렬로 연결된 작은 RBOOT 저항 (3 Ω 미만 권장)을 배치하면 스위치 노드의 dV / dt가 느려지고 EMI가 감소합니다.
4. 조정 가능한 부품에 대한 피드백 저항 분배기를 FB 핀과 디바이스의 AGND 핀에 최대한 가깝게 배치하십시오. 전용 피드백 트레이스를 사용하고 스위치 노드와 CBOOT 커패시터에서 멀리 떨어지게하여 민감한 아날로그 피드백에 교차 결합을 피하십시오.
5. 전용 BIAS 트레이스를 사용하여 피드백 트레이스에 노이즈가 발생하지 않도록하십시오.
6. 부하가 컨버터의 출력에서 ​​멀거나 출력의 유도 단락이 가능한 경우 출력과 BIAS 사이에 3 Ω ~ 5 Ω 저항을 사용하십시오.
7. 잘 연결된 대형 2 온스를 사용하십시오. 모든 전원 핀 VIN1 / 2 및 PGND1 / 2에 대한 TOP 및 BOTTOM 구리 평면.
8. 가장 낮은 EMI 공통 모드 노이즈를 위해 스위치 노드와 CBOOT 영역을 최소화하십시오.
9. 입출력 선을 EMI 필터를 사용하여 PCB의 같은면에 놓고 EMI를 가장 낮추기 위해 스위치 노드에서 멀리 떨어지십시오.

장치 및 설명서 지원의 리소스는 중요한 추가 지침을 제공합니다.

Layout Example

이 레이아웃 예는 LMS36x5-Q1 EVM에 사용 된 레이아웃입니다. 이 소자는 CIN 및 CIN_HF 커패시터가 소자 양측에 대칭 적으로 배치되어 있음을 보여준다.

평가 모듈 솔루션 크기는 17.8mm x 43.2mm입니다. 이는 그림 55와 같이 자동차 레이아웃의 전형적인 예입니다.