Learn EMC - PCB Layout

Learn EMC - PCB Layout

 

*이 글은 아래 출처의 구글 번역본입니다. 번역 오류가 많으니 참고하셔요.

 

출처: https://learnemc.com/pcb-layout

 

 

PCB Layout (PCB 부품배치)

 

일부 회로 설계는 초소형 실리콘 웨이퍼에서 제조되며 다른 부품은 케이블로 연결된 다양한 부품으로 구성됩니다. 그러나 종종 EMC 엔지니어의 관심의 중심에 있는 회로는 유리 섬유 에폭시 보드에 배치된 회로입니다. 그림 1에 나와있는 것과 유사한 인쇄 회로 기판은 거의 모든 전자 시스템에서 볼 수 있습니다. 금속 핀이있는 회로 부품은 구리 트레이스로 연결됩니다. 표면 장착 기술(SMT) 부품은 보드의 상단 및/또는 하단에 접착됩니다. 핀-인-홀 구성 요소는 보드를 관통한 핀을 통해 보드에 고정되며 반대쪽 트레이스에 납땜됩니다.

 

Figure 1: A printed circuit board.

 

다층 보드는 일반적으로 보드의 구성 요소에 전력을 분배하는 데 사용되는 솔리드 구리 평면이 있는 전체 레이어를 가지고 있습니다. 이러한 구리 평면은 일반적으로 그들이 연결되어 있는 구성 요소 핀의 이름을 따서 명명됩니다. 예를 들어 모든 VCC 구성 요소 핀을 전원 공급 장치에 연결하는 구리 평면을 VCC 플레인이라고도 합니다.

 

구성 요소의 배치와 트레이스의 라우팅은 일반적으로 인쇄 회로 기판을 사용하는 제품의 전자기적 호환성을 결정하는 데 중요한 역할을합니다. 잘 배치된 보드는 자체적으로 크게 발산하지 않으며 보드 외부의 케이블이나 다른 물체에 노이즈를 결합시킬 수있는 전류와 필드를 최소화하는 훌륭한 작업을 수행합니다. 또한 보드에 간섭 신호를 결합하는 외부 전류 또는 필드의 기회를 최소화하도록 구성됩니다.

 

Strategies for Laying Out Printed Circuit Boards (인쇄회로기판 배치전략)

 

대부분의 보드 설계자는 구성 요소를 배치하고 추적을 돕는 지침 목록을 사용합니다. 예를 들어, 일반적인 가이드 라인은 "디지털 클럭 신호를 전달하는 모든 트레이스의 길이 최소화"일 수 있습니다. 디자이너가 지침의 이유를 잘 모르는 경우나 특정 응용 프로그램에 대한 지침을 위반할 경우의 결과를 완전히 이해하지 못하는 경우가 종종 있습니다.

 

 

Quiz Question   고속 다층 인쇄 회로 기판을 배치하고 고주파 신호를 전달하는 트레이스를 디지털 구성 요소에서 아날로그 증폭기로 라우팅해야한다고 가정합니다. 전자기 호환성 (EMC) 문제를 최소화하려는 경우 웹에서 EMC 설계 지침을 검색하고 상황에 따라 다음과 같은 세 가지 지침을 찾을 수 있습니다.    1. 고속 신호선의 길이를 최소화하십시오.  2. 아날로그 회로와 디지털 회로 사이의 모든 고정평면을 항상 간격을 두십시오.  3. 고속 신호선이 신호 리턴 평면의 틈새를 가로지르도록 하지 마십시오.   그림 2에 나와있는 세 가지 가능한 라우팅 전략을 생각해 볼 수 있습니다. 첫 번째 라우팅 전략은 두 구성 요소 사이에서 직접 경로를 라우팅하지만 그 사이의 평면은 그대로 유지합니다. 두 번째 라우팅 전략은 평면을 갭(gap)하지만 갭 위로 트레이스를 라우팅합니다. 세 번째 라우팅 전략은 갭 주변의 추적 경로를 지정합니다. 각 대안은 지침 중 하나를 위반합니다. 어떤 것이 최선의 선택입니까?   그림 2 : 최고의 라우팅 라우팅 대안은 무엇입니까?   각 대안은 3 가지 지침 중 2 가지를 충족하므로 동등하게 우수합니까? 그들은 모두 적어도 하나의 지침을 위반하기 때문에 모두 나쁜 것입니까? 이들은 회로 기판 설계자들이 매일 직면하는 질문 유형입니다. 올바른 선택을하는 것은 모든 요구 사항을 충족하는 보드와 심각한 방사 방출 또는 자화율 문제가 있는 보드의 차이 일 수 있습니다. 이 경우 선택 사항 중 하나가 다른 두 가지보다 훨씬 좋습니다. 그러나 우리가 정답을 밝히기 전에 인쇄 회로 기판 레이아웃을 평가하기 위한 전략을 개발해 보겠습니다. 적절한 전략을 사용하면이 퀴즈 질문에 대한 정답을 분명히 알 수 있습니다.

 

이 튜토리얼에서는 모든 EMC 엔지니어가 인쇄 회로 기판을 배치하거나 기존 보드 설계를 검토 할 때 적용해야 하는 4 단계를 탐구합니다. 이 단계는 다음과 같습니다.

 • 잠재적 인 EMI 소스 및 희생자 식별
 • 중요한 전류 경로 식별
 • 잠재적 인 안테나 부품 식별
 • 가능한 결합 메커니즘을 탐구하십시오.

 

위에서 설명한 단계를 수행하면 구성 요소 배치 및 라우팅 라우팅 결정이 명확해집니다. 특정 디자인에 대해 디자인 지침이 가장 중요하고 중요하지 않은 것이 훨씬 더 분명해야 합니다.

 

Identifying Potential EMI Sources and Victims (잠재적인 EMI 소스 및 피해 식별)

 

일반적인 회로 기판에는 수십, 수백 또는 수천 개의 회로가 있을 수 있습니다. 각 회로는 잠재적으로 다른 회로나 장치에 의도하지 않게 결합될 수 있는 잠재적인 에너지원입니다. 각 회로는 의도하지 않게 결합된 잡음의 잠재적 희생물이기도 합니다. 그러나 일부 회로는 다른 것보다 잡음 소스가 될 가능성이 훨씬 높으며 다른 회로는 희생물이 될 확률이 훨씬 큽니다. EMC 엔지니어 (및 보드 설계자)는 잠재적으로 우수한 소스 및 잠재적으로 가장 취약한 회로를 인식 할 수 있어야 합니다. 특히 중요한 회로에 대해서는 아래에서 설명합니다.

 

Digital Clock Circuits (디지털 클럭 회로)

 

동기식 디지털 회로는 디지털 신호를 해석해야 하는 모든 활성 구성 요소(보드에서 또는 보드 외부)로 전송되어야 하는 시스템 클럭을 사용합니다. 클록 신호는 끊임없이 스위칭되고 협 대역 고조파를 갖습니다. 이들은 종종 인쇄 회로 기판에서 가장 활기찬 신호 중 하나입니다. 이러한 이유 때문에 그림 3 에서처럼 클럭 주파수의 고조파에서 협 대역 방출 된 방출 피크를 보는 것은 드문 일이 아닙니다.

 

그림 3 : 25MHz 클럭을 갖는 제품의 방사 방출.

 

이 그림에서 방사되는 방사는 25MHz 클럭의 고조파에 의해 지배됩니다. 200-1000 MHz의 노이즈 플로어는 스펙트럼 분석기의 열잡음으로 측정에 사용됩니다(안테나 요소를 반영하도록 수정 됨). 이 제품이 FCC 또는 CISPR 클래스 B 방사 방출 규격을 따르도록 하기 위해 클럭 소스 진폭을 감소 시키거나 의도하지 않은 "안테나"를 덜 효율적으로 만들거나 소스-안테나 커플링 경로를 약화시켜야 합니다.

 

Digital Signals (디지털 신호)

 

디지털 인쇄 회로 기판상의 대부분의 흔적은 클럭 신호가 아닌 디지털 정보를 전달합니다. 디지털 신호는 클럭 신호만큼 주기적이지 않으며, 랜덤한 특성으로 인해 더 광대역의 잡음이 발생합니다. 더 자주 전환되는 디지털 신호는 클록 신호와 비슷한 방사를 유발할 수 있습니다. 연속 주소로 스테핑하면 이 신호가 클록 주파수에서 토글될 수 있으므로 이 예는 마이크로 프로세서 주소 버스에서 최하위 비트가됩니다. 디지털 신호의 정확한 형태와 강도는 사용중인 소프트웨어 실행 및 인코딩 방식을 비롯한 여러 요인에 따라 달라집니다. 일반적으로 데이터 신호는 클록 신호보다 덜 골칫거리입니다. 그러나 고속 데이터는 여전히 상당한 양의 잡음을 생성 할 수 있습니다.

 

Power Switching Circuits (전원 스위칭 회로)

 

스위치 모드 전원 공급 장치와 DC-DC 변환기는 변압기로 전류를 빠르게 전환하여 다른 전압을 생성합니다. 일반적인 스위칭 주파수는 10-100 kHz 범위입니다. 이 스위칭에 의해 생성 된 전류의 급상승은 전원 출력 및 보드상의 다른 소자에 잡음을 결합시킬 수 있습니다. 이 잡음 신호는 비교적 주기적이지만(즉, 협 대역 고조파), 고조파 주파수 사이의 거리가 측정의 분해능 대역폭보다 낮기 때문에 방사성 방출 시험 동안 광대역 잡음으로 나타납니다.

그림 3의 120MHz 주변의 잡음 플로어에서 작은 고비는 전력 스위칭 노이즈 때문입니다. 이 제품에서 스위칭 노이즈는 클록 노이즈에 비해 무시할 만하다. 그러나 다른 제품에서는 스위칭 노이즈의 상위 고조파만 방사되는 방사가 측정되는 주파수 범위에 있기 때문에 전원 스위칭 노이즈가 우세 할 수 있습니다. 전원 스위칭 잡음은 스위칭 회로의 전이 시간을 느리게 함으로써 항상 감소 될 수 있습니다. 그러나 이는 전원 공급 장치의 효율을 감소 시키므로 다른 방법이 선호됩니다. 가능한 해결 방법은 Conducted EMI 튜토리얼에서 설명합니다.

 

Analog Signals (아날로그 신호)

 

아날로그 신호는 광대역 또는 협 대역, 고주파수 또는 저주파 일 수 있습니다. 보드에서 아날로그 신호를 사용하는 경우 시간 및 주파수 영역에서 이러한 신호가 어떤 모습인지 잘 알고있는 것이 좋습니다. 협 대역, 고주파 아날로그 신호는 작업하기가 특히 어려울 수 있습니다. 다행히도 아날로그 신호는 낮은 레벨의 잡음에 민감한 경향이 있으므로 신호 무결성 문제는 일반적으로 방사 방출을 최소화하는 방식으로 배치된다는 지시를 내립니다.

 

DC Power Traces and Low-speed Digital Signals (DC 전원 트레이스 및 저속 디지털 신호)

 

일반적으로 DC 전원 및 저속 디지털 신호는 방사성 방출 주파수에서 성 가시고 힘이 없습니다. 그럼에도 불구하고 이러한 흔적은 종종 가장 어려운 복사 방출 문제의 원천이됩니다. 이는 의도하지 않은 고주파 전압과 전류가 고속 트레이스의 전압 및 전류보다 크거나 클 수 있기 때문입니다.

 

그림 4 : 패키지 된 집적 회로 위에 근접 자기장.

 

그림 4는 퍼스널 컴퓨터에서 일반적으로 사용되는 동적 랜덤 액세스 메모리 모듈 위의 근접 자기장의 맵을 도시합니다. 근접 자기장은 부품 패키지의 리드 프레임에 흐르는 전류를 나타냅니다. 측정 주파수는 클럭 주파수의 세 번째 고조파입니다. DC 전원 공급 장치 핀에서 가져 오는 전류가 신호 핀에서 가져오는 전류보다 더 많다는 걸 확인하십시오.

 

그림 5 : 마이크로 프로세서 위의 자기장.

 

그림 5는 FPGA (Field Programmable Gate Array)에 구현 된 마이크로 프로세서 위의 근접 자기장에 대한 유사한 플롯을 보여줍니다. 이 그림에서 우리는 저속 어드레스 라인 중 일부에 주입된 전류가 클럭 신호의 전류와 거의 비슷하다는 것을 알 수 있습니다.

 

저주파 데이터 라인에 고주파 전류 및 전압이 나타나는 이유는 무엇입니까? 이러한 일이 발생할 수 있는 몇 가지 방법이 있습니다. 대부분은 이러한 트레이스에 연결된 집적 회로(IC)의 디자인 및 레이아웃과 관련이 있습니다. 일부 IC는 내부에서 생성 된 잡음을 포함하고 있으며 다른 IC는 그렇지 못합니다. 열악한 설계로 인해 IC에 연결된 모든 입력 및 출력 트레이스에 고주파 전압 변동이 발생할 수 있습니다. 좋은 디자인은 상대적으로 조용 할 수 있습니다.

 

고주파에서 내부적으로 클록된 익숙하지 않은 IC를 가진 인쇄 회로 기판을 배치 할 때 IC의 모든 핀을 내부 클록과 동일한 특성을 가진 고주파수 소스인 것처럼 취급하는 것이 좋습니다. 그렇지 않으면 전력 또는 저속 디지털 트레이스가 가장 중요한 방사 소스가 될 수 있습니다.

 

Identifying Current Paths (전류 경로 식별)

 

아마도 디지털 회로 설계자와 EMC 엔지니어 간의 가장 중요한 차이점은 EMC(및 신호 무결성) 엔지니어가 회로 및 전압에 흐르는 전류에 세심한 주의를 기울이고 있다는 것입니다. 이것은 매우 중요한 포인트입니다. 대부분의 열악한 설계는 신호 전류가 흐르는 곳을 고려하지 않은 직접적인 결과입니다.

 

이것은 이전 섹션에서 이미 논의되었지만, 전류 경로 식별의 주제는 좋은 인쇄 회로 기판 설계에 매우 중요하므로 여기에서 주요 개념을 검토할 가치가 있습니다. 맨 먼저,

 

 1. Current flows in loops. (루프에서 전류 흐름)

 

전원 공급 장치의 한 쪽에서 흐르는 동일한 양의 전류가 다른 쪽에서 흡입되어야 합니다.

 

 2. Current takes the path of least impedance. (전류는 최소 임피던스의 경로를 취합니다.)

 

낮은(kHz 그리고 더 낮은) 주파수에서 임피던스는 저항에 의해 지배되므로 전류는 최소 저항의 경로를 취합니다. 높은(MHz 이상) 주파수에서 임피던스는 인덕턴스 항이 지배하므로 전류는 최소 인덕턴스의 경로를 취합니다.

그림 6에 나와 있는 회로 보드 레이아웃을 고려해보십시오. 50MHz 신호는 컴포넌트 A에서 컴포넌트 B까지 평면 위로 트레이스를 따라 전파합니다. 따라서 동일한 양의 전류가 컴포넌트 B에서 컴포넌트 A로 흐르게 됩니다.이 경우 우리는 이 전류가 GND로 표시된 Component B의 핀을 빠져 나오고 GND라는 라벨이 붙은 Component A의 핀으로 되돌아 간다고 가정 할 것입니다. 단단한 평면이 제공되고 두 구성 요소의 접지 핀이 가깝기 때문에 전류가 이들 사이에서 최단 경로를 취한다고 결론을 내릴 수 있습니다. 그러나 이것이 올바르지 않다는 것을 알게 되었습니다. 고주파 전류는 최소 인덕턴스 또는 최소 루프 영역의 경로를 취합니다. 따라서 평면에서 돌아오는 대부분의 신호 전류는 신호 트레이스 바로 아래의 좁은 경로 (경로 2)로 흐릅니다.

 

그림 6 : 신호 반환 전류는 어느 경로입니까?

 

그림 7에서와 같이 어떤 이유로 든 비행기가 틈이 생기면 위치 2의 갭은 신호 무결성이나 방사 방출에 거의 영향을 미치지 않습니다. 그러나 위치 1의 간격이 심각한 문제를 초래할 수 있습니다. 트레이스 아래에 있는 비행기에서 돌아 오는 전류는 갭을 강타해야 합니다. 이것은 신호 루프 영역을 상당히 증가시킵니다.

 

낮은 주파수 (일반적으로 kHz 주파수 이하)에서, 평면의 저항은 전류를 확산시켜 두 개의 먼 지점 사이에 흐르는 전류가 그림 8에서처럼 보드의 대부분을 덮을 수있게합니다. 혼합 신호 보드에서, 주파수 아날로그 및 디지털 구성 요소를 사용하면 문제가 발생할 수 있습니다. 그림 9는 접지면의 잘 배치 된 갭이 평면에 흐르는 저주파수의 리턴 전류로부터 보드의 특정 영역에 위치한 회로를 보호하는 방법을 보여줍니다.

 

그림 7 : 어느 갭 포지션이 신호 리턴 전류의 흐름에 영향을 줍니까?

 

 

그림 8 : 저주파 복귀 전류 경로

 

그림 9 : 갭이있는 평면이있는 저주파 복귀 전류 경로

 

 

Identifying Antennas (안테나 식별)

 

전자기 방사에 관한 섹션에서는 EMC 기술자가 마주 치게 되는 대부분의 비 의도적 안테나에 대해 기본적으로 충족되어야 하는 3 가지 조건이 있음을 지적했습니다.

 1. 안테나는 두 부분으로 구성되어야합니다.
 2. 두 부분은 전기적으로 작아서는 안됩니다.
 3. 무언가는 2개 부품 사이에 전압을 유도해야합니다.

 

대부분의 인쇄 회로 기판은 약 100 MHz(λ>3 미터) 이하의 주파수에서 전기적으로 작습니다. 이는 효율적인 안테나 부품이 대부분의 보드 부품에 비해 상대적으로 커야 함을 의미합니다. 일반적으로 저주파에서 유일하게 실행 가능한 안테나 부품은 부착된 케이블 및/또는 금속 섀시입니다. 이들 가능한 안테나 부품 중 임의의 2개 사이에 전압을 유도 할 가능성을 최소화하는 방식으로 인쇄 회로 기판이 배치되는 경우, 방사 방출 또는 방사성 자화율 문제를 일으킬 가능성이 훨씬 적습니다.

 

그림 10은 두 개의 인쇄 회로 기판 레이아웃을 보여줍니다. 커넥터 및 섀시 연결은 가능한 효율적인 안테나 부품을 나타냅니다. 레이아웃 #2는 효율적인 안테나 역할을 할 수 있는 두 도체 사이에 상당한 전압을 발생시키지 않으므로 100MHz 이하에서 방사 결합 문제를 일으킬 가능성이 적습니다. 이것은 두 개의 커넥터를 보드의 같은 면에 배치함으로써 간단히 달성되었습니다.

 

그림 10. 두 개의 인쇄 회로 기판 레이아웃.

 

 

100MHz 이상의 주파수에서 파장은 더 짧아지고 보드(또는 보드 자체)에 탑재 된 물체가 효율적인 안테나 부품 역할을 할 가능성이 커집니다. 그럼에도 불구하고, 수 GHz에 이르는 주파수에서도, 이들 안테나 부품은 비교적 쉽게 위치해야 한다. 예를 들어, 1 GHz에서 여유 공간의 파장은 30 cm입니다. 1/4 파장은 7.5cm입니다. 따라서 효율적인 안테나 부분은 적어도 수 센티미터 길이가 되어야 하며 크기가 큰 또는 큰 것과 관련하여 구동되어야 합니다. 차동 전류(귀환 경로가 근처에있는 전류)는 상대적으로 비효율적 인 방사원이라는 점을 상기하십시오. 이것은 현재의 귀환 경로 바로 옆이나 위에 놓인 흔적이 좋은 안테나 부분이 아니라는 것을 의미합니다. 따라서 우리 안테나의 절반이 보드의 금속 평면이라면 나머지 절반은 평면에서 멀리 떨어져 있어야 합니다. 이렇게 하면 상대적으로 높은 주파수에서도 쉽게 식별 할 수 있습니다. 표 1은 100MHz 이상 및 미만의 인쇄 회로 기판에서 발견되는 일반적인 안테나 부품을 나열합니다.

 

표 1 : 좋은 안테나 부품 일 수도 있고 그렇지 않을 수도있는 인쇄 회로 기판 객체

Good Antenna Parts		Poor Antenna Parts
< 100 MHz	> 100 MHz	< 100 MHz	> 100 MHz
cables	heatsinks
	power planes	microstrip or stripline traces	microstrip or stripline traces
	tall components	anything that is not big
	seams in shielding enclosures

 

Identifying Coupling Mechanisms (커플링 메커니즘 확인)

 

잠재 소스 또는 희생자와 잠재적인 안테나를 확인한 후에 좋은 보드 레이아웃은 단순히 둘 사이의 결합을 최소화하는 문제입니다. 앞서 우리는 전자기 커플링 메커니즘의 가능한 범주가 4가지 밖에 없다는 것을 알게 되었습니다.

 • 전도 커플링,
 • 전계 결합 커플링
 • 자기장 커플링
 • 방사.

 

우리는 소스와 안테나가 동일한 인쇄 회로 기판에 결합되어 있다고 이야기하고 있기 때문에 방사 결합을 일으키지는 않을 것입니다. 따라서 고려해야 할 커플링 메커니즘은 세 가지뿐입니다. 전도 커플링은 우리가 확인한 소스가 하나의 좋은 안테나 부품을 다른 안테나 소자에 상대적으로 구동하는 경우에만 발생합니다. 전도 커플링의 예는 신호 리턴 평면에 상대적으로 구동되지만 그 평면 위로 라우팅되지 않는 효율적인 안테나 부품이 될 만큼 길었던 신호 트레이스입니다. 이 경우 소스는 신호 소스가 되고 안테나는 트레이스 평면 쌍이 됩니다. 트레이스나 다른 도체로 직접 유도되는 고주파 신호는 소스와 안테나 사이의 직접적인 도체 결합으로 인해 방사되는 방사를 피하기 위해 근처에 있는 다른 도체의 소스로 되돌려 보내야 합니다.

 

전도성 커플링은 소스와 안테나 부품이 확인되면 쉽게 발견 될 수 있습니다. 그러나 필드 커플링 메커니즘은 덜 명확한 경향이 있습니다. 필드 커플링을 좀 더 직관적으로 만들기 위해, 소스 전압(전압 구동) 및 소스 전류(전류 구동)에 비례하는 커플링으로서의 자기장 커플링에 비례하는 커 링으로서 전계커플 링을 생각하는 것이 편리합니다.

 

그림 11 : 방열판에 연결된 인쇄 회로 기판 트레이스.

 

Voltage-Driven Coupling (전압 구동 형 커플링)

 

복사 방출을 초래하는 전압 구동 커플링의 예는 그림 11(a)에 나와 있으며, 여기에는 방열판 아래에 배선된 신호 트레이스가 표시됩니다. 히트 싱크가 전기적으로 작지 않은 경우 잠재적으로 효과적인 안테나 부품입니다. 보드의 금속 평면은 또 다른 잠재적인 안테나 부품입니다. 트레이스가 히트 싱크에 직접 연결되지 않으므로 전도 커플링 경로가 없습니다. 그러나 트레이스와 보드 사이의 전계선이 그림 11 (b) 에서처럼 히트 싱크에 의해 차단되기 때문에 트레이스의 전압이 보드에 상대적으로 히트 싱크를 구동 할 수 있습니다. 이 전계 결합은 그림 11 (c)에 표시된 커패시턴스로 나타낼 수 있습니다. 보드에 대한 히트 싱크에 유도된 전압은 다음과 같이 주어집니다.

 

 

일반적으로 보드 설계자는 대형 히트 싱크 바로 아래에서 고속 신호 트레이스를 라우팅 하는 것을 피합니다. 전압 구동 커플링의 또 다른 일반적인 예가 그림 12에 나와 있습니다. 능동 소자는 인쇄 회로 기판과 히트 싱크 사이에 끼여 있습니다. 다시 말하면 보드와 히트 싱크는 관심 주파수에서 전기적으로 작지 않습니다. 부품의 평균 전압은 그림 12(a)에 표시된 것처럼 부품이 유한 연결 인덕턴스를 통해 고주파 전류를 끌어오고 있기 때문에 보드의 전압과 같지 않습니다. 이 전압은 그림 12(b)의 모델에 표시된 것처럼 보드의 표면을 기준으로 부품 표면을 구동합니다. 히트 싱크와 소스 사이에는 직접 연결이 없으므로 커플 링을 수행할 수 없습니다. 그러나 구성 요소의 표면과 히트 싱크 사이의 커패시턴스는 간접(전기장) 연결을 제공합니다.

 

 

그림 12 : 회로 보드를 기준으로 히트 싱크를 구동하는 부품 전압.

 

이 경우 소스 전압을 생성한 것은 인덕턴스를 구동하는 전류였습니다. 다시 말해, 커플링 프로세스에 관련된 자기장이 있었습니다. 그럼에도 불구하고, 소자를 안테나에 결합시키는 전계는 전계이고, 방사는 기판에 대한 소자의 전압에 비례합니다. 그러므로 우리는 여전히 이것을 전압 구동 커플링이라고 부릅니다.

 

Current-Driven Coupling (전류 구동 커플링)

 

소스와 안테나 사이의 결합이 자기장에 기인하고 신호 전류에 비례할 때 이를 전류 구동 커플링이라고합니다. 회로 설계자는 종종 전압의 관점에서 신호를 생각하므로 실수로 신호 전압으로 양호한 안테나를 구동할 가능성이 적습니다. 그러나 전류가 흐르는 곳을 고려하지 않은 경우, 설계가 자기장이있는 두 개의 안테나 부분을 잘 움직일 수 있는 좋은 기회가 있습니다.

 

전류 구동 커플 링의 가장 일반적인 예가 그림 13에 나와 있습니다. 잘 설계된 보드에는 각면에 커넥터가 부착되어 있습니다. 우리는 케이블이 완벽하게 차폐되어 있고 케이블 차폐가 회로 기판의 "접지" 평면에 연결되어 있다고 가정합니다. 한쪽 끝에서 구동되고 다른 쪽 끝에서 끝나는 단일 마이크로 스트립 트레이스로 구성된 회로는 두 커넥터 사이에 위치합니다.

 

우리는 이미 마이크로 스트립 트레이스가 효율적인 방사 방출원이 아니라는 것을 알고 있습니다. 따라서 이 설계에서 유일하게 가능한 안테나 부품은 두 개의 케이블 실드이며 둘 다 "접지"되어 있습니다. 두 개의 안테나 부품이 넓은 동판면을 통해 서로 연결되어 있기 때문에 두 개의 안테나 부품이 같은 전위에 위치할 것으로 기대합니다. 그러나 "접지" 도체에 대한 중요한 요구 사항은 의도적인 전력 또는 신호 전류를 전달하지 않는다는 점입니다.

 

 

그림 13 : 회로 보드에서 전류 구동 커플 링의 예

 

그림 13(b)에서 보듯이,이 설계의 "접지"평면은 신호 전류를 전달합니다. 사실, 평면에 흐르는 전류는 평면을 감싸는 자속을 생성합니다. 두 개의 케이블을 안테나의 일부로 보고 안테나 임피던스로 안테나의 전류 경로를 나타내면 그림 13(c)와 같이 마이크로 스트립 트레이스 회로에 흐르는 전류가 드라이브하는 평면에서 전압을 유도합니다. 하나의 케이블은 다른 케이블과 관련됩니다.

 

평면을 통해 유도 된 전압은 일반적으로 신호 전압보다 몇 자릿수 낮다는 건 사실이지만 효율적인 안테나에서 몇 밀리 볼트의 노이즈가 FCC 및 CISPR 방사 요구 사항을 충족시키기에는 충분합니다. 실제로 고속 디지털 부품이 차폐되지 않은 제품의 보드에 있는 커넥터 사이에있을 경우 방사성 방출 요구 사항을 충족시키는 것은 매우 어렵습니다. 반면에 두 커넥터가 서로 옆에 위치하면 자기장으로 인해 문제가 발생하기에 충분한 전압이 유도 되지는 않습니다.

 

Direct Coupling to I/O (I/O에 대한 직접 연결)

 

엄밀히 말하자면, 이것은 독립적인 결합 메커니즘이 아니지만 인쇄 회로 기판 레이아웃에서 발생하는 공통적인 문제는 잡음 소스에서 직접 운반할 수 있는 트레이스로의 결합입니다. 이에 대한 예가 그림 14에 나와 있습니다. 보통의 고속 신호선은 커넥터에 부착된 다른 신호선과 함께 라우팅 됩니다. 하나의 트레이스에서 다른 트레이스로 결합된 전압 및/또는 전류를 (전기장 또는 자기장을 통해) I/O 트레이스 아래로 보드 밖으로 전달할 수 있습니다. 그림에 표시된 예에서 두 개의 안테나 부분은 보드에 대해 구동되는 I/O 케이블 이거나 다른쪽에 대해 구동되는 I/O 케이블의 한 와이어 일 수 있습니다.

 

 

그림 14 : 발생 가능한 커플 링 문제.

 

그냥 보기만하면 이것이 분명하기 때문에 이것은 드문 문제라고 생각할 수도 있습니다. 그러나 자동배선에 의해 수십 또는 수천 개의 흔적이 있는 보드에서 이러한 상황이 자주 발생합니다. 자동 추적 장치가 고속 트레이스 주변에서 라우팅되는 I/O 트레이스를 검사 할 수 없는 경우 수동으로 수행해야 합니다. 또한 방사 노이즈가 보드에 도달하는 가장 쉬운 방법은 I/O를 통과하기 때문에 취약한 입력에 연결된 트레이스 주변에서 라우팅되는 I/O 트레이스에도 적용됩니다.

 

Printed Circuit Board Design Guidelines (인쇄 회로 기판 설계 지침)

 

이 노트의 앞부분에서 설명한 것처럼 많은 보드 설계자는 구성 요소를 배치하고 추적을 돕는 지침 목록을 사용합니다. 이제 인쇄 회로 기판의 노이즈 소스, 안테나 및 커플링 메커니즘에 대해 조금 더 알게 되었으므로 이러한 설계 지침 중 일부를 자세히 살펴보고 왜 중요하고 왜 필요한지 이해할 수 있습니다. 다음은 인쇄 회로 기판에 대한 16가지 EMC 설계 지침 목록과 각각에 대한 간단한 설명입니다.

 

1. 고속 디지털 신호 또는 클록을 전송하는 트레이스의 길이를 최소화 해야합니다.

 

고속 디지털 신호 및 클럭은 종종 가장 강력한 잡음 소스입니다. 이러한 흔적이 길수록 이러한 흔적에서 에너지를 멀리 떨어지게 하는 기회가 많아집니다. 루프 영역은 일반적으로  트레이스 길이보다 중요하다는 것을 기억하십시오. 각 트레이스 근처에 양호한 고주파 전류 리턴 경로가 있는지 확인하십시오.

 

2. 커넥터 (I/O 트레이스)에 직접 부착된 트레이스 길이를 최소화 해야합니다.

 

커넥터에 직접 부착된 흔적은 보드의 내부 또는 외부로 결합되는 에너지 경로일 가능성이 높습니다.

 

3. 고주파 컨텐트가 있는 신호는 보드 I/O에 사용되는 구성 요소 아래로 라우팅하면 안됩니다.

 

구성 요소 아래에 배선 된 흔적은 해당 구성 요소에 에너지를 용량적으로 또는 유도적으로 결합시킬 수 있습니다.

 

4. 모든 커넥터는 보드의 한쪽 모서리 또는 한쪽 가장자리에 있어야합니다.

 

커넥터는 대부분의 설계에서 가장 효율적인 안테나 부품을 나타냅니다. 보드의 동일한 가장자리에서 이들을 배치하면 한 커넥터를 다른 커넥터에 상대적으로 구동시킬 수 있는 공통 모드 전압을 훨씬 쉽게 제어할 수 있습니다.

 

5. I / O 커넥터 사이에는 고속 회로가 없어야 합니다.

 

두 개의 커넥터가 보드의 동일한 가장자리에 있더라도 이들 사이에 위치한 고속 회로는 하나의 커넥터를 다른 커넥터와 비교하여 구동하기에 충분한 공통 모드 전압을 유도하여 상당한 방사 방출을 초래할 수 있습니다.

 

6. 중요한 신호 또는 클럭 신호선 전원/접지면 사이에 묻어야 합니다.

 

두 개의 솔리드 플레인 사이의 레이어에 트레이스를 라우팅하면 이러한 트레이스의 필드를 포함하는 훌륭한 작업을 수행하고 원하지 않는 결합을 방지할 수 있습니다.

 

7. 허용 가능한 최대 오프-칩 전환 시간을 갖는 활성 디지털 구성 요소를 선택합니다.

 

디지털 파형의 전환 시간이 필요한 것보다 빠르면 상위 고조파의 전력이 필요한 것보다 훨씬 높아질 수 있습니다. 사용되는 로직의 전환 시간이 필요한 것보다 빠르면 일반적으로 직렬 저항 또는 페라이트를 사용하여 느려질 수 있습니다.

 

8. 단일 장치에서 모든 오프 보드 통신은 동일한 커넥터를 통해 라우트되어야 합니다.

 

많은 구성 요소 (특히 대형 VLSI 장치)는 서로 다른 I/O 핀간에 상당량의 공통 모드 노이즈를 생성합니다. 이러한 장치 중 하나가 둘 이상의 커넥터에 연결되어있는 경우이 공통 모드 노이즈는 잠재적으로 양호한 안테나를 구동합니다. (이 안테나는 방사 노이즈의 영향을 받기 쉽습니다.)

 

9. 고속 (또는 취약한) 트레이스는 보드 에지에서 적어도 2X 라우트되어야 합니다. 여기서 X는 트레이스와 리턴 전류 경로 사이의 거리입니다.

 

보드 가장자리 근처에 있는 흔적과 관련된 전기 및 자기장 선은 잘 들어 맞지 않습니다. 이러한 흔적 때문에 안테나와의 누화 및 커플링이 더 커지는 경향이 있습니다.

 

10. 차동 신호 트레이스 쌍은 서로 연결되어 모든 솔리드 플레인과 동일한 거리를 유지해야 합니다.

 

차동 신호는 평형 (즉, 길이가 동일하고 다른 도체에 비해 동일한 임피던스를 유지함) 인 경우 노이즈의 영향을 덜 받고 방사 방출을 생성하지 않습니다.

 

11. 동일한 전력 복귀 (예를 들어, 접지) 평면을 기준으로하는 모든 전력 (예를 들어, 전압) 평면은 동일한 층 상에 라우팅되어야 합니다.

 

예를 들어, 보드가 3개의 전압 3.3볼트, 3.3볼트의 아날로그 및 1.0볼트를 사용한다면; 이들 면들 사이의 고주파 커플링을 최소화하는 것이 일반적으로 바람직합니다. 동일한 레이어에 전압 플레인을 놓으면 오버랩이 발생하지 않습니다. 능동 소자는 보드상의 어느 한 위치에서 두 가지 다른 전압을 필요로하지 않기 때문에 효율적인 레이아웃을 촉진하는 데 도움이 될 것입니다.

 

12. 주어진 레이어의 두 전원 플레인 사이의 간격은 3mm 이상이어야합니다.

 

두 레이어가 같은 레이어에서 서로 너무 가까워지면 상당한 고주파 커플링이 발생할 수 있습니다. 불리한 조건에서 평면이 너무 가깝게 떨어져 있으면 불꽃방전 또는 단락이 문제가 될 수 있습니다.

 

13. 전원 및 접지면이 있는 보드에서는 전원 또는 접지에 연결할 때 트레이스를 사용하지 않아야 합니다. 연결은 부품의 전원 또는 접지 패드에 인접한 비아를 사용하여 이루어져야 합니다.

 

다른 레이어에 있는 평면에 대한 연결의 트레이스는 공간을 차지하고 인덕턴스를 연결에 추가합니다. 고주파 임피던스가 문제가 되는 경우 (전원 버스 디커플링 연결에서처럼) 이 인덕턴스는 연결 성능을 크게 저하시킬 수 있습니다.

 

14. 설계에 하나 이상의 접지 평면 층이 있는 경우, 주어진 위치에서 접지에 대한 모든 연결이 그 위치에 있는 모든 접지 층에 이루어져야합니다.

 

여기서 전체적인 지침 원리는 허용되는 경우 고주파 전류가 가장 유익한 (가장 낮은 인덕턴스) 경로를 취한다는 것입니다. 특정 평면에만 연결하여 이러한 전류의 흐름을 유도하려고 하지 마십시오.

 

15. 접지면에 틈이나 슬롯이 없어야 합니다.

 

일반적으로 단단한 접지 (신호 반환) 평면과이 평면 전용 레이어가 가장 좋습니다. 접지면에서 DC 절연되어야 하는 추가 전력 또는 신호 전류 리턴은 접지면 전용층 이외의 다른 층으로 배선해야 합니다.

 

16. 섀시, 케이블 또는 기타 좋은 "안테나 부품"과 접촉하는 (또는 결합되는) 보드상의 모든 전원 또는 접지 컨덕터는 높은 주파수로 함께 결합되어야 합니다.

명목상 "접지(ground)"라고 불리는 서로 다른 도체 사이의 예기치 않은 전압은 복사 방출 및 감응성 문제의 주요 원인입니다.

 

위의 16 가지 가이드 라인 외에도 보드 설계자는 해당 업계 고유의 가이드 라인을 채택하는 경우가 많습니다. 예를 들어, "위상 고정 루프를 사용하는 클럭 생성 회로는 #1234 페라이트 비드를 통해 보드 전원으로부터 파생 된 자체 절연 전력을 가져야합니다." 이러한 경험에 기반한 지침은 지식이 풍부한 보드 설계자에게 매우 중요합니다. 그러나 그들이 나온 곳이 어디인지, 왜 일하는 이유에 대한 개념이 없는 다른 디자인에 적용되는 동일한 지침은 낭비되는 노력과 비 기능적 보드가 될 수 있습니다. 적용되는 모든 가이드 라인의 기본 물리학을 이해하는 것은 매우 중요합니다.

 

또한 평가할 모든 단일 설계로 잠재적 인 노이즈 소스, 안테나 및 커플링 경로를 파악하는 것이 중요합니다. 최고의 디자인은 대부분의 지침을 따르지 않습니다. 최고의 디자인은 가장 낮은 비용과 높은 신뢰성으로 모든 사양을 충족시키는 디자인입니다.

 

Putting it All Together (함께 모아서)

 

그래서 우리는 디자인 지침 목록과 중요한 이유와 시기에 대한 기본적인 이해를 가지고 있습니다. 앞에서 제시한 퀴즈 질문에 그림 2의 보드 레이아웃 중에서 가장 적합한 것이 무엇인지 질문하는 질문에 적용해 보겠습니다.

 

다행히도, 옵션 (b)을 신속하게 없앨 수 있습니다. 즉, 리턴 평면의 틈을 가로 지르는 궤적을 가진 디자인입니다. 옵션 (a)는 최단 트레이스를 사용하므로 접지면의 갭이 실제로 필요하지 않다면 최상의 옵션입니다. 갭을 피할 수 없는 저주파 공통 임피던스 커플링 문제가있는 경우, 옵션 (c)는 하나의 트레이스의 라우팅과 관련하여 옵션 (a)과 거의 비슷합니다. 마이크로 스트립 신호 트레이스의 길이는 전체 루프 영역만큼 중요하지 않다는 것을 기억하십시오.

 

예 1 : 간단한 1 레이어 보드 레이아웃   Harvey는 전화로 기록한 전화 기록을 유지하는 장치를 발명합니다. 디자인은 비교적 단순하며 그림 15에 나와 있습니다. 그러나 전화선에 연결되면 장치의 복사가 TV 수신을 방해합니다.   방출 된 EMI를 줄이기 위해 Harvey의 보드를 재 설계하십시오. 구성 요소를 이동하거나 구성 요소를 추가 할 수 있지만 단면 보드를 사용해야 합니다.     그림 15 : 하비의 회로.   잠재적인 출처와 안테나를 확인함으로써 시작해야합니다. 확실히 8MHz 클록 신호는 잠재적인 소스이며 데이터 라인도 그렇습니다. 이 장치는 전원 트레이스에 심각한 소음을 줄 수도 있습니다. 잠재적인 안테나 부품은 3개의 커넥터입니다. 이 보드의 다른 어떤 것도 효율적인 방사선원이 되기에 충분하지 않습니다.   구성 요소의 재 배열을 시작할 때 모든 안테나 부품 (즉, 커넥터)을 보드의 한면에 놓아야 합니다. 또한 추적의 길이를 최소화하기 위해 구성 요소의 방향을 조정해야 합니다. 마지막으로, 보드의 빈 공간을 접지로 채우고 각 신호 트레이스가 근처의 리턴 경로를 갖는지 확인해야합니다.   이 문제에 대한 한 가지 해결책이 그림 16에 나와 있습니다. 그림 15의 레이아웃에서 8MHz 신호 전류의 경로를 그림 16의 동일한 경로와 비교하여 추적해보십시오.이 전류는 발진기의 클록 출력 핀으로 흐르고, 상부 IC의 클록 입력 핀, 상부 IC의 접지 핀, 및 발진기의 접지 핀에 연결합니다. 이 루프 영역은 그림 16의 레이아웃에서 상당히 작습니다. 또한 그림 16의 레이아웃에서 두 커넥터 사이의 평면 부분에 고주파 전류가 반환되지 않습니다.   그림 15의 설계는 방사선 방출 규격을 충족시키지 않으므로 시판되거나 판매 될 수 없습니다. 그림 16의 설계는 차폐 부품이나 고비용 부품이 필요없이 사실상 모든 국가의 방사성 방출 규격을 충족해야 합니다. 필요할 것으로 판단되면 전화선에 필터 구성 요소를 장착하기 위한 패드를 제공 할 수 있습니다.     그림 16 : 보다 나은 레이아웃.