trace length 썸네일형 리스트형 쉽게 배우는 DDR4(DIMM) PCB 설계(7) - 배선 길이 오차범위, 배선층 Easy DDR4(DIMM) PCB Design(7) - Skew Constraints 각 신호끼리는 허용되는 길이 차이가 있다. 자세한 내용을 알아보자. 아래 표를 슥 봐두자. 위 표에 나온 것 처럼각 그룹간에, 그리고 Differential 신호간에 허용되는 길이 범위가 있다. 젤 위에 Data(=DQ) 와 DQS 간 허용 오차는 ±58mil 이다. mm로는 ±1.4732mm 이다.예를들어 만약 DQS가 100mm라면 DQ는 98.5268mm~101.4732mm 길이로 배선해야 한다는 뜻이다.이 범위를 벗어나면 동작에 오류가 날 수 있기 때문에 이와 같은 길이 차이를 정해 놓았다. 보기 쉽게 위 표를 그림으로 나타내 보았다. Clock은 두 가닥 신호인 ck_t와 ck_c 배선 길이가 ±0.304.. 쉽게 배우는 DDR4(DIMM) PCB 설계(6) - 배선 최대/최소 길이 Easy DDR4(DIMM) PCB Design(6) - Trace Length 이번 시간에는 신호선들의 배선 최대/최소 길이를 알아보자. 1. Clock 배선 최대/최소 길이 위 표와 같이 Clock 신호의 배선 길이는 Breakout 구간 : 0~1.5 inch , Main 구간 : 0~4 inch 이다. mm로 변경하면, Breakout 구간 : 0~38.1 mm , Main 구간 : 0~101.6 mm 위 표는 Clock 신호 임피던스를 찾아 볼 때 봤던 표이다. Trace Length 위위칸을 보면 임피던스 항목이 보인다. 데이타시트의 표를 처음 볼 때 어렵지 계속 보다보면 보기 쉬워진다. 다음으로 Address/Command/Control 배선 길이를 알아보자. 2. Address/Comman.. 이전 1 다음
