DDR4 layout 썸네일형 리스트형 쉽게 배우는 DDR4(DIMM) PCB 설계(8) - 배선 예시 Easy DDR4(DIMM) PCB Design(8) - Signal Routing Example FPGA에서 우측 DIMM 소켓으로 DDR4 신호가 어떻게 배선이 되었는지 살펴보겠다. PCB 설계 Tool에서 캡쳐한 그림으로 확인해보자. 보드는 총 18층으로 이루어져 있다. 3층 배선. 3층엔 2개의 Data Byte Group이 배선 되어 있다. Data Byte Group은 DQ 8가닥, DQS 2pair로 이루어져 있다. 5층 배선. 5층은 Clock과 Address로 배선되어 있다. 중간의 Differential 배선이 Clock(ck_t, ck_c) 신호이고 그 주변에 여러개의 Single 라인들이 Address 신호들이다. Address 신호는 가능한 아래쪽 층(Layer)에 배선하고 Dat.. 이전 1 다음
