Xilinx KCU105 Evaluation Kit로 알아보는 DDR4 PCB 설계(5)

PCB 설계/PCB설계-DDR4 설계

희스토ㄹI 2017. 10. 18. 14:50

DDR4 메모리의 배선 길이는 얼마로 해야 하는지 알아보자.

PCB 설계 파일에서 뽑아 낸 net 길이를 다시 확인해 보면

http://unininu.tistory.com/26

.
.
배선되어 있는 Data 라인의 길이는 최소 31.95mm 에서 최대 64.35mm 이다.

그렇다면 Datasheet에서 설명하는 Data 라인의 길이는 얼마인지 보자.

약 1.0~4.0 inches 니까 mm로 바꾸면, 25.40~101.60 mm 이다.

정리하면,

PCB 설계 길이 : 31.95 ~ 64.35 mm

Datasheet 길이 : 25.40 ~ 101.60 mm

KCU105 Evaluation 보드의 DDR4 Data 배선은 Datasheet의 길이를 벗어나지 않게 설계되어 있는 걸 확인 할 수 있다.

다음으로 Address/Command/Control 라인의 길이를 보자.

Address/Command/Control 라인은 조금 다르게 길이를 확인해야 한다.

KCU105 Evaluation 보드의 DDR4 메모리는 위와 같이 Fly-by 형태로 연결되어 있다.

메모리가 네 개만 있으니까 그림에서 DRAM #5는 빼면 된다.

FPGA에서 첫 번째 메모리, 첫 번째 메모리에서 두 번째 메모리, 두 번째에서 세 번째, 세 번째에서 네 번째, 마지막으로 네 번째에서 저항에 연결되어 있다.

부품 사이사이 길이를 보면,

L1 : FPGA에서 메모리#1 배선 길이가 약 1.0~4.0 inch( = 25.40~101.60mm),

L3 : 메모리에서 메모리 배선 길이가 약 0.35~0.75 inch( = 8.89~19.05mm),

L4 : 마지막 메모리#4에서 저항까지 길이가 약 0~1 inch( = 0~25.40mm) 로 배선할 것을 나타내고 있다.

KCU105 Evaluation 보드의 PCB설계는 어떻게 되어 있는지 보자.

(1 inch = 1000 mil)

길이를 확인한 결과, 아우 힘들어.

L1 : FPGA에서 메모리#1 배선 길이가 최소 2.46 최대 2.73 inch,

L3 : 메모리에서 메모리 배선 길이가 최소 0.57 최대 0.65 inch,

L4 : 마지막 메모리#4에서 저항까지 길이가 최소 0.13 최대 0.85 inch 이다.

위 Datasheet 와 비교했을 때 모두 가이드 범위 안에 들어온다.

더 확인해야 할 부분이 있긴 하지만

여기까지는 문제 없이 잘 설계되었다고 할 수 있다.

.
.
정리하면 아래 그림과 같다.

직접 DDR4를 배선 할 때 위와 같이 배선 하면 된다.

단, 이전 글에서 알아 봤듯이 같은 버스 그룹끼리는 길이가 같아야 한다.

Data 선 하나가 1 inch 이면 같은 그룹의 Data 선들도 1 inch 로 배선해야 한다.

하나는 1 inch 이고 다른 건 4 inch 이면 길이차이가 너무 심해서 동작하지 않는다.

Address/Command/Control 도 마찬가지.

추가로

DDR4 PCB를 설계할 땐 부품 배치에 먼저 주의해야 한다.

FPGA와 DDR4 배치 간격을 너무 멀리하면 그만큼 배선 길이는 길어진다.

부품조립과 노이즈에 문제 없는 한 부품끼리는 최대한 가까이 배치하는 것이 좋다.